嵌入式系统与单片机|技术阅读
登录|注册

您现在的位置是:嵌入式系统与单片机 > 资源下载 > VHDL/FPGA/Verilog > 用VHDL语言编写的语言,可以利用MODELSIM进行仿真.对于初学者,则更有参考价值.

用VHDL语言编写的语言,可以利用MODELSIM进行仿真.对于初学者,则更有参考价值.

  • 资源大小:2 K
  • 上传时间: 2023-09-21
  • 上传用户:pecifas
  • 资源积分:2 下载积分
  • 标      签: MODELSIM VHDL 语言 编写

资 源 简 介

用VHDL语言编写的语言,可以利用MODELSIM进行仿真.对于初学者,则更有参考价值.

相 关 资 源