嵌入式系统与单片机|技术阅读
登录|注册

您现在的位置是:嵌入式系统与单片机 > 资源下载 > VHDL/FPGA/Verilog > 使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真

使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真

  • 资源大小:7 K
  • 上传时间: 2023-08-24
  • 上传用户:RY28
  • 资源积分:2 下载积分
  • 标      签: VHDL RSC 仿真软件 递归

资 源 简 介

使用该VHDL在仿真软件中实现RSC(递归系统卷积)码的编码以及解码硬件仿真

相 关 资 源