嵌入式系统与单片机|技术阅读
登录|注册

您现在的位置是:嵌入式系统与单片机 > 资源下载 > VHDL/FPGA/Verilog > 系数为4的扰码生成器

系数为4的扰码生成器

  • 资源大小:36 K
  • 上传时间: 2024-03-19
  • 上传用户:aa764415722
  • 资源积分:2 下载积分
  • 标      签: 系数 生成器

资 源 简 介

系数为4的扰码生成器,并每四位扰码产生一个触发串并转换的触发信号,可用于4b/5b编码的触发信号。verilog程序,带test程序

相 关 资 源